今井　正治　豊橋技術科学大学　情報工学系　助教授
小川　大樹　株式会社アスキー　システム事業本部　クロスポイントプロジェクト　部長
堀子　貞広　日本クイックロジック株式会社　ジェネラルマネージャー
今冨　日出　ザイリンクス株式会社　FAE課　課長
浮谷　光明　日本アルテラ株式会社　応用技術部　課長
松下　興史　株式会社アスキー　システム事業本部　システム事業部
　　　　　　シリコンソフトウェア開発部
鈴木　克美　株式会社LSIシステムズ　技術部　主任技師
末次　逸夫　メンター・グラフィックス・ジャパン株式会社　マーケティング部　部長

内容項目

第1章　VLSI技術の現状とFPGA
　1　はじめに
　2　VLSI製造技術の現状と動向
　3　ゲートアレイとスタンダードセルの問題
　4　FPGAとは何か
　5　FPGAとゲートアレイ、スタンダードセルとの比較
　　5.1　FPGAの長所
　　5.2　FPGAの短所
　　5.3　FPGA設計上の注意点
　6　今後の課題

第2章　FPGAのアーキテクチャとその特徴
　1　はじめに
　2　FPGAのアーキテクチャの分類
　　2.1　基本論理素子の実現方式
　　2.2　記憶素子の実現方式
　　2.3　プログラム素子の実現方式
　　2.4　構成要素の結合方式
　3　実現方法の特性への影響
　　3.1　基本論理素子の実現方式の影響
　　3.2　記憶素子の実現方式の影響
　　3.3　プログラム素子の実現方式の影響
　　3.4　構成要素の結合方式の影響
　4　用途に応じたFPGAの選択基準
　5　まとめ

第3章　FPGAと開発環境
第1節　アンチヒューズ型FPGAと開発環境‐1
　1　アンチヒューズによる接続
　　1.1　アンチヒューズ方式の長所と欠点
　　1.2　接続技術のトレードオフ
　　1.3　グレインサイズによるFPGAの特性
　2　開発環境
　　2.1　開発環境の一般論
　　2.2　論理合成の適用
　3　アンチヒューズFPGAの各論
　　3.1　クロスポイントFPGA
　　3.2　アクテルFPGA
　4　アンチヒューズ型FPGAのシミュレーションとテスト
　　4.1　シミュレーションの必要性
　　4.2　テスト
　　4.3　テストのための配慮
　5　アンチヒューズ型FPGAの将来性
第2節　アンチヒューズ型FPGAと開発環境‐2
　1　概説
　　1.1　当社とFPGA
　　1.2　pASICファミリーFPGAの概要
　2　基本テクノロジー～バイアリンク高速アンチヒューズ技術
　3　基本アーキテクチャ
　4　開発設計ツール
　　4.1　pASICツールキット開発環境の体系
　　4.2　SpDEツールキット詳細
　5　今後の展開
第3節　SRAM型FPGAと開発環境
　1　SRAM型FPGAの特長
　2　LCA製品説明
　　2.1　アーキテクチャの説明
　　2.2　基本的使用法
　　2.3　製品群紹介
　　2.4　応用例
　3　開発環境
　　3.1　基本開発フロー
　　3.2　デザイン・エントリ
　　3.3　デザイン・インプリメンテーション
　　3.4　デザイン・ベリフィケーション
　4　まとめ
第4節　CPLDと開発環境
　1　概説
　　1.1　アーキテクチャ
　　1.2　製造プロセス
　2　アルテラ・プログラマブル・ロジック・デバイス・ファミリ
　　2.1　Classicファミリ
　　2.2　MAX5000ファミリ（Malutiple　Array　matriX）
　　2.3　MAX7000ファミリ
　　2.4　FLEX8000ファミリ（Flexible　Logic　Element　matriX）
　3　MAX＋PLUS2開発システム

第4章　システム開発事例
第1節　ビデオコンバータの試作
　1　はじめに
　2　ビデオコンバータの設計
　　2.1　BOSCOシステムの概要
　　2.2　ビデオコンバータの仕様
　3　当社のASIC開発環境
　　3.1　論理合成ツールの必要性
　　3.2　当社のASIC開発環境におけるCP20Kの開発
　4　VCEの作製
　　4.1　VCEの機能記述
　　4.2　論理合成結果
　　4.3　リターゲッティングの実験
　　4.4　開発時間
　5　VCE評価装置の作製
　6　結論と今後の展望
　　6.1　結論
　　6.2　今後の課題
　　6.3　今後の展望
第2節　2値イメージ処理ボードおよび使用FPGA
　1　概要
　2　LS 1502/ATボードの機能
　　2.1　ボードの各種処理機能
　　2.2　周辺機器とのインタフェース
　3　構成部品
　　3.1　LS 1502
　3.2　メモリ制御用FPGA
　　3.3　ローカルメモリの構成と機能
　　3.4　その他
　4　FPGAの実際の使用に際して
　　4.1　QL製FPGAの特徴
　　4.2　設計上の工夫点
　5　FPGA設計サポートツール
　　5.1　SpDE（QL専用ツール）の特徴
　　5.2　使い勝手と要望事項
　6　結論

第5章　新しい開発手法
第1節　コカレント・エンジニアリング
　1　コカレント・エンジニアリングとは何か
　2　コカレント・エンジニアリングを支える四つの側面
　　2.1　組織
　　2.2　コミュニケーション基盤
　　2.3　要求仕様
　3　現状の開発環境の分析
　4　自動化されたコカレント・エンジニアリング環境
　　4.1　CADフレームワーク
　　4.2　CADフレームワークの応用
　　4.3　FPGA設計におけるコカレント・エンジニアリング
第2節　ハードウェア記述言語
　1　はじめに
　2　ハードウェア記述言語と論理回路図の比較
　3　主要なハードウェア記述言語
　　3.1　VHDL
　　3.2　Verilog　HDL
　　3.3　UDL/I
　　3.4　SFL
　4　VHDLの特徴
　5　VHDLによる回路記述の例
　　5.1　エンティティ宣言
　　5.2　アーキテクチャ記述
　6　今後の課題