佐和橋　衛　NTT移動通信網株式会社　研究開発部　主任研究員 
占部　健三　国際電気株式会社　仙台研究所　基礎研究室　室長
寿　　国梁　株式会社鷹山　HRU-IC設計センタ　取締役センタ長 
周　　長明　株式会社鷹山　高機能IC設計センタ　取締役センタ長
本橋　一則　株式会社鷹山　HRU-IC設計センタ
秦 　 暁凌　株式会社鷹山　高機能IC設計センタ
林　　勝民　株式会社鷹山　高機能IC設計センタ
周　　旭平　株式会社鷹山　高機能IC設計センタ
鈴木　邦彦　株式会社鷹山　高機能IC設計センタ
陳　　　傑　株式会社鷹山　高機能IC設計センタ
戸松 　 隆　株式会社鷹山　高機能IC設計センタ
戴　　宇傑　株式会社鷹山　高機能IC設計センタ
陳　　　潁　株式会社鷹山　HRU-IC設計センタ
宋　　蘊丹　株式会社鷹山　高機能IC設計センタ
芝野　敏伸　シャープ株式会社　技術本部　情報技術研究所

内容項目

第1章　広帯域DS-CDMA方式の概要
　1　コヒーレントマルチレート広帯域DS-CDMA(W-CDMA)方式概要
　　1.1　マルチ帯域
　　1.2　セル間非同期システム
　　1.3　パイロットシンボルを用いるコヒーレントリンク
　　1.4　直行マルチレート
　　1.5　高速適応送信電力制御
　　1.6　連接符号化による高速データ伝送
　　1.7　容量増大技術の適用（干渉キャンセラ、適応アンテナアレイダイバーシチ）
　2　W-CDMA方式におけるキーデバイス
　　2.1　W-CDMA無線機構成
　　2.2　W-CDMAにおけるキーデバイス

第2章　広帯域DS-CDMAのベースバンド部の構成
　1　ベースバンド部の機能概要の事例
　2　機能を実現する回路方式の事例
　　2.1　ベースバンド部の全体構成例
　　2.2　各部の回路構成例
　3　特性評価の実例

第3章　ニューロン素子の基礎とその特徴
　1　ニューロンの電気的等価回路
　2　ニューロオペアンプの原理
　3　ニューロオペアンプの特性解析
　　3.1　ニューロオペアンプの動作速度
　　3.2　ニューロオペアンプの消費電力
　　3.3　ニューロオペアンプの安定性
　4　ダイナミックレンジとリフレッシュ
　5　ニューロオペアンプの温度特性
　　5.1　直流特性の温度ドリフト特性
　　5.2　交流特性の温度ドリフト特性
　　5.3　消費電力の温度特性
　6　多入力重み付け加算減算回路
　　6.1　多入力重み付け加算回路
　　6.2　多入力重み付け加算減算回路
　　6.3　符号可変多入力重み付け加算減算回路
　　6.4　入力数の多い重み付け加算減算回路
　7　ディジタルデータとアナログ信号との乗算回路
　　7.1　基本原理
　　7.2　基準電圧の影響
　　7.3　プログラマブルなアナログ信号スケーラ回路
　8　サンプルホールド回路
　　8.1　基本原理
　　8.2　SWの抵抗による影響
　　8.3　クロックフィールドスルーの影響
　　8.4　アナログ電圧の転送及びオフセット電圧の影響 

第4章　アナログ・ディジタルフィルタ(ADF)の開発と応用
　1　ADFの演算形態と概要仕様
　　1.1　ADFの演算形態
　　1.2　ADFの概要仕様
　2　ADFの回路構成と誤差解析
　　2.1　ADFチップのブロック構成
　　2.2　サンプルホールド回路の動作及び転送誤差
　　2.3　乗算演算回路の動作と誤差解析
　　2.4　加算及びスケーラ回路の動作と誤差解析
　3　ADF内部レジスタの機能
　　3.1　乗算部係数レジスタ
　　3.2　スケーラ部係数レジスタ
　　3.3　内部クロック生成レジスタ
　4　ADFチップの低消費電力特性
　　4.1　ADFは低電源電圧で動作
　　4.2　ADFの消費電力は演算速度に依存しない
　5　ADFのフィルタ特性
　　5.1　ローパスフィルタ(LPF)
　　5.2　ハイパスフィルタ(HPF)
　　5.3　バンドパスフィルタ(BPF)
　　5.4　バンドリジェクションフィルタ(BRF)
　6　ADFの改良及びその応用
　　6.1　新型製造プロセス及びニューロン素子特性改良
　　6.2　新型アーキテクチャADFの原理
　　6.3　新型アーキテクチャADFの誤差解析
　　6.4　新型アーキテクチャADFチップの仕様概要
　　6.5　ADFチップの応用

第5章　低消費電力マッチトフィルタLSI
　1　直接拡散CDMA通信の原理
　2　相関演算器の実現方法
　3　W-CDMA用マッチトフィルタHRU95の構成と仕様概要
　4　W-CDMA用マッチトフィルタHRU95の特徴及び諸特性
　　4.1　マッチトフィルタHRU95の特徴
　　4.2　マッチトフィルタHRU95の相関出力特性
　　4.3　マッチトフィルタHRU95の低消費電力特性
　　4.4　マッチトフィルタHRU95の相関ピーク特性
　　4.5　マッチトフィルタHRU95を組み込んだ伝送実験
　5　W-CDMA用マッチトフィルタHRU95の評価
　6　W-CDMA用複素型マッチトフィルタHRU96の演算処理及び回路構成
　　6.1　複素型マッチトフィルタ演算処理
　　6.2　複素型マッチトフィルタHRU96の回路構成
　7　W-CDMA用複素型マッチトフィルタHRU96の諸特性
　　7.1　複素型マッチトフィルタHRU96の相関出力特性
　　7.2　複素型マッチトフィルタHRU96の低消費電力特性
　　7.3　複素型マッチトフィルタHRU96の相関ピーク周波数特性
　　7.4　複素型マッチトフィルタHRU96の電力出力特性

第6章　マッチトフィルタを中心としたベースバンド部の構成
　1　マッチトフィルタを用いたRAKE受信機の構成
　　1.1　マッチトフィルタと相関器の併用の構成
　　1.2　マッチトフィルタのみの構成
　2　マッチトフィルタの実現方式
　　2.1　ディジタルマッチトフィルタ
　　2.2　SAW/CCDマッチトフィルタ
　　2.3　アナログ・ディジタル混在型マッチトフィルタ
　3　MMFを用いたベースバンド部の構成の特徴
　　3.1　RAKE合成までMSPで処理する構成
　　3.2　RAKE合成部をディジタル回路とした構成
　4　ベースバンド部の全体構成
　　4.1　送信部の構成
　　4.2　ナイキストフィルタ
　　4.3　受信部の構成
　5　W-CDMA用同期検波・RAKE合成LSIの概要
　　5.1　LSIの種類
　　5.2　LSIの仕様概要

第7章　アナログ・ディジタル混在LSIの設計
　1　LSI研究開発の現状と問題点
　　1.1　消費電力の問題
　　1.2　配線遅延の問題
　2　ディジタル回路の低消費電力化設計
　　2.1　CMOS回路
　　2.2　CMOS回路消費電力
　　2.3　CMOS回路の低消費電力化設計
　3　低消費電力ニューロン素子基本回路の設計
　　3.1　アナログスイッチ
　　3.2　マルチプレクサ
　　3.3　サンプルホールド回路
　　3.4　乗算回路
　　3.5　多入力加（減）算回路
　4　アナログ・ディジタル混在LSIの設計
　　4.1　システム設計
　　4.2　回路設計
　　4.3　アナログ・ディジタル混在LSIの配置配線

第8章　マッチトフィルタの高速化
　1　3段インバータによる反転増幅器のオフセット補償
　　1.1　オフセット補償方式
　　1.2　オープンループゲインが有限の場合
　2　ミラー効果とポール・ゼロキャンセル技術による位相補償
　　2.1　3段インバータ（タイプA）のAC特性
　　2.2　3段インバータ（タイプB）のAC特性
　　2.3　ミラー効果を用いた位相補償
　3　MOS能動負荷によるプロセスばらつき耐性の改善
　　3.1　MOS能動負荷による調整方式
　　3.2　過渡応答シミュレーションでみるプロセスばらつき耐性改善効果
　4　サンプルホールド回路のリフレッシュ制御
　　4.1　複数のサンプルホールド回路の最も簡単なリフレッシュ制御方法
　　4.2　より実際的な複数のサンプルホールド回路のリフレッシュ制御方法
　　4.3　動作結果